以簡馭繁，達成目標不必依賴複雜的 Prompt 在與 AI 的互動過程中，複雜的對話與交流並非總是必需的。例如，當我們在網路上看到一段包含時間、名稱、製程等不同特性的文字時，只需簡單地向 AI 提出製作表格的要求，就能快速獲得清晰有序的結果。 以下是一個實用的操作案例。這樣的操作指令，不僅簡潔明了，而且能夠有效提升資訊的整理效率。透過概念、簡短的 Prompt，我們就可以讓 AI 有創意的生成比較表格，供我們選擇。 整理不同 CIS 的技術，包含時間、名稱、製程等，請依據內容適度調整表格欄位以利完整比較 --- Sony已研發完成並投入生產的堆疊式CIS，最早是在2012年推出的一款命名為Exmor RS的感測器，當時就把畫素晶片與邏輯晶片兩者分離，讓畫素部分與邏輯晶片部分，各自依照最適合的製程技術進行生產，再透過矽穿孔（Through Silicon Via；TSV）技術，在CIS中連接起來。 當時，畫素晶片是使用90奈米左右的製程技術；邏輯晶片則採用40奈米以下的製程技術。 2015年，Sony再發展出銅-銅連接（Cu-Cu Connection）的技術，連接畫素晶片與邏輯晶片。這種技術可以多點連接，提升CIS的功能與速度。 2017年，堆疊技術應用於製作DRAM堆疊式CIS，把最上面的90奈米左右的畫素晶片，加上中間的30奈米製程技術的DRAM，以及最下層的40奈米的邏輯晶片，堆疊成一個影像感測器，利用DRAM的暫時儲存功能，拍攝超慢速動作的影片。 2020年，Sony推出可用於邊緣AI運算的智慧型視覺感測器，也是畫素晶片與邏輯晶片堆疊而成，但在邏輯晶片內，除了訊號處理電路之外，還加上Sony自家技術的AI訊號處理器DSP（Digital Signal Processor），以及可編入AI模型的記憶體。 現在銅-銅連接的間距（Pitch）已從6微米發展到1微米，之後將朝向0.5微米與0.1微米邁進。 Sony正在研發中的新型CIS中有可能同時採用矽穿孔、銅-銅連接這兩種技術，把2個邏輯晶片與1個畫素晶片連接起來。 針對不同的CMOS影像感測器（CIS）技術發展，以下是整理出的時間線及技術細節的比較表格： 年 份 技術名稱 描述 畫素晶片製程 邏輯晶片製程 特殊技術 2012 Exmor RS 堆疊式CIS，使用TSV技術連接畫素與邏輯晶片 ...
觀察、思考、提問都為生活帶來了許多的樂趣。過程留下的記錄，將會讓未來的自己知道，那個曾經不成熟的自己。